

MACHINE-ASSISTED TRANSLATION (MAT):

(19)【発行国】

(19)[ISSUING COUNTRY]

日本国特許庁(JP)

Japan Patent Office (JP)

(12)【公報種別】

(12)[GAZETTE CATEGORY]

公開特許公報 (A)

Laid-open Kokai Patent (A)

(11)【公開番号】

(11)[KOKAI NUMBER]

特開平 11-231805

Unexamined Japanese Patent

Heisei

11-231805

(43)【公開日】

(43)[DATE OF FIRST PUBLICATION]

平成11年(1999)8月2 August 27, Heisei 11 (1999. 8.27)

7日

(54)【発明の名称】

(54)[TITLE OF THE INVENTION]

表示装置

Display device

(51)【国際特許分類第6版】

365

(51)[IPC 6]

G09F 9/30

G09F 9/30 365

H05B 33/26

H05B 33/26

[FI]

[FI]

G09F 9/30 365 Z G09F 9/30

365 Z Ζ

H05B 33/26

Ζ H05B 33/26

【審査請求】 未請求 [REQUEST FOR EXAMINATION] No

【請求項の数】

[NUMBER OF CLAIMS] 2

【出願形態】 OL [FORM OF APPLICATION] Electronic

【全頁数】 5 [NUMBER OF PAGES] 5



(21)【出願番号】

(21)[APPLICATION NUMBER]

特願平 10-28706

Japanese Patent Application Heisei 10-28706

(22)【出願日】

(22)[DATE OF FILING]

平成10年(1998) 2月1 February 10, Heisei 10 (1998. 2.10)

日 0

(71)【出願人】

(71)[PATENTEE/ASSIGNEE]

【識別番号】

[ID CODE]

000001889

000001889

【氏名又は名称】

[NAME OR APPELLATION]

三洋電機株式会社

Sanyo Electric Co., Ltd.

【住所又は居所】

[ADDRESS OR DOMICILE]

大阪府守口市京阪本通2丁目5

番5号

(72)【発明者】

(72)[INVENTOR]

【氏名】

[NAME OR APPELLATION]

・松田 洋史

Matsuda, Hiroshi

【住所又は居所】

[ADDRESS OR DOMICILE]

大阪府守口市京阪本通2丁目5 番5号 三洋電機株式会社内

(74)【代理人】

(74)[AGENT]

【弁理士】

[PATENT ATTORNEY]

【氏名又は名称】

[NAME OR APPELLATION]

安富 耕二 (外1名) Yasutomi, Koji (and 1 other)



(57)【要約】

(57)[ABSTRACT OF THE DISCLOSURE]

【課題】

供する。

【解決手段】

両電極の間に挟まれた発光素子 層から成るEL素子と、ドレイ ゲート電極が前記第1の薄膜ト された第2の薄膜トランジスタ と、を備えて成る表示装置にお いて、前記第1の薄膜トランジ スタをダブルゲート構造とす る。これにより、第1のTFT 定に保つことができる。

[SUBJECT OF THE INVENTION]


発光する表示画素が発光すべ It provides the display device with which the き輝度で発光する表示装置を提 display pixel, which lights, emits light with brightness which should be lighted.

[PROBLEM TO BE SOLVED]

基板上に、陽極、陰極及び該 In the display device which is comprised of the EL element which is constituted of an anode, a cathode and the luminous-element layer ン電極がドレイン信号線に、ゲ sandwiched between both of these electrodes, ート電極がゲート信号線にそれ 1st thin-film transistor by which the drain ぞれ接続された第1の薄膜トラ electrode is connected to the drain signal wire ンジスタと、ソース電極が前記 and the gate electrode is connected to the 陽極に、ドレイン電極が電源に、 gate-signal line, and 2nd thin-film transistor by which a sauce electrode is connected to said ランジスタのソース電極に接続 anode, the drain electrode is connected to the power source and the gate electrode is connected to the sauce electrode of said 1st thin-film transistor, on a base plate, it makes said 1st thin-film transistor have a double gate structure.

のリーク電流を抑制して第2の Thereby, it can control leak electric current of TFTのゲート電極の電位を一 1st TFT, and can keep the electric potential of gate electrode of 2nd TFT constant.





- 1: Display pixel
- 2: Base plate
- 3: Channel region
- 4: Region 4 which injected the impurity into the channel region
- 5: Sauce region
- 6: Drain region
- 7: Gate insulation film
- 8: Interlayer insulation film
- 9: Contact hole
- 10: Sauce electrode
- 11: Drain electrode
- 12: Contact hole
- 13: Gate electrode
- 14: Planarization insulation film
- 15: Sauce region
- 16: Drain region
- 17: Contact hole
- 30: 1st TFT
- 31: Gate
- 32: Gate
- 40: 2nd TFT
- 41: Gate
- 50: Power source
- 60: Organic EL device
- 61: Anode
- 62: Cathode



63: Luminous-element layer

【特許請求の範囲】

[CLAIMS]

【請求項1】

層から成るエレクトロルミネッ センス素子と、ドレイン電極が と、ソース電極が前記陽極に、 備えて成る表示装置において、 を特徴とする表示装置。

【請求項2】

はLDD構造を有することを特 the LDD structure. 徴とする請求項1記載の表示装 置。

【発明の詳細な説明】

[DETAILED DESCRIPTION OF THE INVENTION]

【発明の属する技術分野】

[TECHNICAL FIELD OF THE INVENTION]

本発明は、基板上にエレクトロ This invention relates to the display device

[CLAIM 1]

基板上に、陽極、陰極及び該 In the display device which comprises the 両電極の間に挟まれた発光素子 electroluminescent element which consists of anode. а cathode, and the light-emitting-element layer pinched between ドレイン信号線に、ゲート電極 these both electrodes, the 1st thin-film transistor がゲート信号線にそれぞれ接続 by which the drain electrode was connected to された第1の薄膜トランジスタ the drain signal wire|line, and the gate electrode was connected to the gate-signal line|wire, and ドレイン電極が電源に、ゲート the 2nd thin-film transistor by which the source 電極が前記第1の薄膜トランジ electrode was connected to the said anode, the スタのソース電極に接続された drain electrode was connected to the power 第2の薄膜トランジスタと、を supply, and the gate electrode was connected to the source electrode of said 1st thin-film 前記第1の薄膜トランジスタは transistor on a substrate, said 1st thin-film ダブルゲート構造を有すること transistor has double gate structure.

> The display device characterized by the above-mentioned.

[CLAIM 2]

前記第1及び第2の薄膜トラ A display device of Claim 1, in which at least ンジスタのうち少なくとも一方 one of said 1st and 2nd thin-film transistors has



関する。

ルミネッセンス素子及び薄膜ト equipped with the electroluminescent element ランジスタを備えた表示装置に and the thin-film transistor on the base plate.

【従来の技術】

ス (Electro Luminescence: EL素子を駆動させるスイッチ ング素子として薄膜トランジス タ(Thin Film Transistor: 以下、 「TFT」と称する。)を備えた 表示装置の研究開発も進められ ている。図4に、従来のEL素 の等価回路図を示す。同図は、 第1のTFT130、第2のT FT140及び有機EL素子1 60からなる表示装置の等価回 路図であり、第n行及び第n+ 1 行のゲート信号線Gn, Gn +1と第m列及び第m+1列の ドレイン信号線Dm, Dm+1 付近を示している。ゲート信号 を供給するゲート信号線Gn. Gn+1とドレイン信号を供給 するドレイン信号線Dm, Dm +1とが直交しており、両信号 線の交差点付近には、有機EL 素子160及びこの有機EL素 子160を駆動するTFT13 0,140が設けられている。 スイッチング用のTFTである

[PRIOR ART]

近年、エレクトロルミネッセン In recent years, the display device using an electroluminescence (below Electro 以下、「EL」と称する。)素子 Luminescence: calls "EL") element attracts を用いた表示装置が、CRTや attention as a display device which replaces LCDに代わる表示装置として CRT and LCD, for example, research and 注目されており、例えば、その development of the display device equipped with the thin-film transistor (below Thin Film Transistor: calls "TFT") as a switching element which lets the EL element actuate are also furthered.


The equivalent-circuit figure of the display device which equipped FIG. 4 with the EL 子及びTFTを備えた表示装置 selement of the past and TFT is shown.

> This figure is the equivalent-circuit figure of the display device which is made up of 1st TFT130. 2nd TFT140, and an organic EL device 160.

> The drain signal wire Dm of the gate-signal line Gn of the n-th line and the n+1st line, Gn+1, the m-th row, and the m+1st row and the Dm+1 neighborhood are shown.

> The gate-signal line Gn which supplies a gate signal, the drain signal wire Dm which supplies Gn+1 and a drain signal, and Dm+1 lie at right angles, an organic EL device 160 and TFT130,140 which actuates this organic EL device 160 are provided near the cross point of both signal wires.

> 1st TFT130 which is TFT for switching is made up of the gate-signal line Gn, the gate electrode 131 to which it connects with Gn+1 and a gate signal is supplied, the drain signal wire Dm and



信号線Gn、Gn+1に接続さ れておりゲート信号が供給され るゲート電極131と、ドレイ ン信号線Dm, Dm+1に接続 されておりドレイン信号が供給 されるドレイン電極132と、 極141に接続されているソー ス電極133とからなる。有機 EL素子駆動用のTFTである 第2のTFT140は、第1の TFT130のソース電極13 3に接続されているゲート電極 141と、有機EL素子160 の陽極161に接続されたソー ス電極142と、有機EL素子 160に供給される電源150 に接続されたドレイン電極14 3とから成る。また、有機EL 素子160は、ソース電極14 2に接続された陽極161と、 コモン電極164に接続された 陰極162、及びこの陽極16 た発光素子層163から成る。 もゲートが1つのシングルゲー ト構造である。ここで、図4の 法について、図5に示す各信号 のタイミングチャートに基づい て説明する。図5(a)は第n

第1のTFT130は、ゲート the drain electrode 132 with which it connects 信号線Gn, Gn+1に接続さ with Dm+1 and a drain signal is supplied, and a れておりゲート信号が供給され sauce electrode 133 connected to 2nd gate るゲート電極131と、ドレイ electrode 141 of TFT140.

ン信号線Dm, Dm+1に接続 2nd TFT140 which is TFT for organic EL device されておりドレイン信号が供給 actuation constitutes of the gate electrode 141 されるドレイン電極 132 と、 connected to 1st sauce electrode 133 of 第2のTFT140のゲート電 TFT130, the sauce electrode 142 connected to 41 に接続されているソー anode 161 of an organic EL device 160, and the ス電極 133 とからなる。有機 drain electrode 143 connected to the power EL素子駆動用のTFTである source 150 supplied to an organic EL device 第2のTFT140は、第1の 160.

Moreover, an organic EL device 160 is constituted of anode 161 connected to the sauce electrode 142, cathode 162 connected to the common electrode 164, and the luminous-element layer 163 sandwiched between this anode 161 and cathode 162.

In addition, the gate of each above-mentioned TFT is one single gate structure.

Here, based on the timing chart of each signal shown in FIG. 5, it demonstrates the actuation method of the circuit shown in the equivalent-circuit figure of FIG. 4.

1 と陰極 162 との間に挟まれ As for said (c) of the signal VG(n+1) 1 with た発光素子層 163 から成る。 which said (b) of signal VG(n)1 by which なお、上述のTFTは、いずれ FIG.5(a) is supplied to 1st gate electrode of もゲートが 1 つのシングルゲー TFT130 of the n-th line is supplied to 1st gate electrode of TFT130 of the n+1st line, this (d) of 等価回路図に示す回路の駆動方 the drain signal VD of the drain signal wire Dm is signal VG(n)2 supplied to 2nd gate electrode のタイミングチャートに基づい で TFT140 of the n-th line, (e) shows each て説明する。図 5 (a) は第 n timing chart of the signal of 2nd gate electrode 行の第 n のTFTn 3 0 のゲー VG(n+1) 2 of TFT140 of the n+1st line.

ト電極に供給される信号V If gate-signal VG(n)1 from the gate-signal line G(n)1 の、同(b)は第n+1 Gn shown in FIG.5(a) when it sees paying



行の第1のTFT130のゲー G(n+1)1 の、同(c)はドレイ のTFT140のゲート電極に 供給される信号 V G(n) 2 の、 (e) は第n+1行の第2のT FT140のゲート電極V **G(n+1)** 2 の信号のそれぞれの タイミングチャートを示す。第 n行のゲート信号線Gnに注目 ゲート信号線Gnからのゲート 信号VG(n)1 がゲート電極13 1に印加されると、第1のTF T130がオンになる。そのた め、ドレイン信号線Dmから図 5 (c) に示すドレイン信号が ゲート電極141に供給され、 ゲート電極141の電位がドレ イン信号線Dの電位と同電位に なる。そしてゲート電極141 に供給された電流値に相当する 電流が電源150から有機EL 素子160に供給される。それ によって有機EL素子160は 発光する。

attention to the gate-signal line Gn of the n-th ト電極に供給される信号 V line is impressed to a gate electrode 131, 1st TFT130 will be set to ON.

ン信号線Dmのドレイン信号V Therefore, the drain signal shown in FIG.5(c) D の、同(d)は第 n 行の第 2 from the drain signal wire Dm is supplied to a gate electrode 141, the electric potential of a gate electrode 141 turns into the electric potential and this electric potential of the drain signal wire D.

And the electric current which amounts to the electric-current value supplied to the gate electrode 141 is supplied to an organic EL して見ると、図 5 (a) に示す device 160 from a power source 150.

An organic EL device 160 emits light by it.

【発明が解決しようとする課 [PROBLEM 題】

THE TO BE SOLVED BY INVENTION]

第1のTFT130がオンの期 An electric current flows and a charge is 間には、ドレイン信号線Dmの accumulated in the gate capacity of a gate 電位と同電位になるまで電流が electrode 141 until 1st TFT130 becomes the 流れてゲート電極141のゲー electric potential and this electric potential of the ト容量に電荷が蓄積される。そ drain signal wire Dm at the period of ON.



フになると、そのゲート容量に 持し、ゲート電位は、図5(d) の点線で示すように言って位置 should become a position. になるはずである。しかしなが ら、上述の従来の表示装置では TFTのオフ時にリーク電流が 流れるため、ドレイン信号VD が図5(c)に示すように1水 平期間 (1H) 毎に変化すると、 ゲート電極141の電位 V G(n)2 は、図5 (d) の実線に に示すように変化してしまい、 一定値とならない。同様に、第 n + 1 行のゲート信号線 G n + 1についても、図5 (e)に示 すようにゲート電極141の電 位が一定でなくなる。即ち、図 ドレイン信号線Dmの電位がゲ 位よりも低い場合には、第1の TFT130を介してドレイン が流れ電荷が更に蓄積されてゲ becomes higher.

して、第1のTFT130がオ And if 1st TFT130 is come by off, the charge accumulated in the gate capacity will maintain 蓄積された電荷はその状態を維 the state, as the dotted line of FIG.5(d) shows, it should say a gate electric potential, and it

> However, in the display device of the above-mentioned past, since a leak electric current flows at the time of OFF of TFT, if the drain signal VD varies to every 1 horizontal period (1H)as shown FIG.5(c), electric-potential VG(n)2 of a gate electrode 141 will vary as shown in the continuous line of FIG.5(d), and will not constitute a constant value.

Similarly, as for gate-signal line Gn+1 of the n+1st line, the electric potential of a gate electrode 141 becomes inconstant as in FIG.5(e).

That is, when lower than the electric potential by 5 (d) の実線に示すように 1) which the electric potential of 1 drain signal wire Dm was supplied to the gate electrode 141 as ート電極141に供給された電 shown in the continuous line of FIG.5(d), a leak electric current flows into the drain signal wire Dm through 1st TFT130, and the electric 信号線Dmにリーク電流が流れ potential of a gate electrode 141 falls, 2) When てゲート電極141の電位が低 the electric potential of the drain signal wire Dm 下し、2)ドレイン信号線Dm is higher than the electric potential supplied to の電位がゲート電極141に供 the gate electrode 141, a leak electric current 給された電位よりも高い場合に flows into a gate electrode 141 through 1st は第1のTFT130を介して TFT130, a charge is accumulated further, and ゲート電極141にリーク電流 the electric potential of a gate electrode 141

ート電極141の電位が高くな If it does so, in 1), a larger electric current than る。そうすると、1)の場合に the electric current which should flow into an は、本来有機EL素子160に organic EL device 160 essentially will flow and 流れるべき電流よりも大きい電 the brightness of an organic EL device becomes



素子の輝度が高くなってしま い、2)の場合には、逆に輝度 が低くなってしまう。1)、2) いずれの場合にも、第1のTF T130のリーク電流が大きい と、発光する表示画素が発光す べき輝度で発光することが困難 であるという欠点があった。ま た、有機EL素子を発光させる ために、ゲート電極141に電 位が供給されている間中、有機 EL素子160に電流が供給さ れるので、特に第2のTFT1 40は、TFTのチャネル部に おける電界密度の集中が著しく なりTFTの劣化が生じるとい う欠点もあった。そこで本発明 は、上記の従来の欠点に鑑みて 為されたものであり、第1のT FT130のリーク電流を抑制 して第2のTFT140のゲー ト電極141の電位を一定に保 つことにより、発光する表示画 素が発光すべき輝度で発光する 表示装置を提供することを目的 とする。

流が流れることになり有機EL higher, in 2), brightness will become low 素子の輝度が高くなってしま conversely.

When 1st leak electric current of TFT130 in either (any) case of 1) and 2 was large, there was a disadvantage that it was difficult to emit light by the brightness in which the display pixel which emits light should emit light.

Moreover, in order to let an organic EL device emit light, while the electric potential is supplied to the gate electrode 141, an electric current is supplied to an organic EL device 160, depend. Concentration of electrical-field density in the channel part of TFT became remarkably, and particularly 2nd TFT140 also had the disadvantage that degradation of TFT arose.

Then, in view of the disadvantage of the above-mentioned past, it succeeded in this invention.

It aims at providing the display device which emits light by the brightness in which the display pixel which emits light should emit light by controlling 1st leak electric current of TFT130, and keeping constant the electric potential of 2nd gate electrode 141 of TFT140.

【課題を解決するための手段】本発明の表示装置は、基板上に、陽極、陰極及び該両電極の間に挟まれた発光素子層から成るエレクトロルミネッセンス素子と、ドレイン電極がドレイン信号線に、ゲート電極がゲート信号線にそれぞれ接続された第1

[MEANS TO SOLVE THE PROBLEM]

In the display device which comprises the electroluminescent element which constitutes of the luminous-element layer sandwiched between an anode, a cathode, and these both electrodes on a base plate, 1st thin-film transistor by which the drain electrode was connected to the drain signal wire, and the gate



の薄膜トランジスタと、ソース electrode 薄膜トランジスタはダブルゲー ト構造を有するものである。ま structure. うち少なくともいずれか一方が LDD structure as it is said 1st. LDD構造を有するものであ る。

the was each connected to 電極が前記陽極に、ドレイン電 gate-signal line, and 2nd thin-film transistor by 極が電源に、ゲート電極が前記 which a sauce electrode connects the display 第1の薄膜トランジスタのソー device of this invention to said anode, the drain ス電極に接続された第2の薄膜 electrode was connected to the power source, トランジスタと、を備えて成る and the gate electrode was connected to the 表示装置において、前記第1の sauce electrode of said 1st thin-film transistor, said 1st thin-film transistor has the double gate

た、前記第1と第2のTFTの Moreover, 2nd at least any one of TFT has the

【発明の実施の形態】

に説明する。図1は、本発明の invention below. 図に示す如く、表示画素1は、 ガラスや合成樹脂などから成る 基板又は導電性を有する基板あ に、TFT及び有機EL素子を 順に積層形成して成る。ただし、 基板2として導電性を有する基 板及び半導体基板を用いる場合 には、これらの基板2上にSi 成した上にTFTを形成する。 TFTは、本実施の形態におい ては、第1及び第2のTFT3 0,40ともに、ゲート電極を 能動層3の上に設けたいわゆる トップゲート型のTFTであ in this Embodiment.

[EMBODIMENT OF THE INVENTION]

本発明の表示装置について以下 It demonstrates the display device of this

実施の形態の有機EL素子及び FIG 1 is sectional drawing showing one pixel of TFTを備えた表示装置の1つ the display device equipped with the organic EL の画素を示す断面図である。同 device of Embodiment of this invention, and TFT.

The display pixel 1 forms lamination TFT and an organic EL device in order as shown in this るいは半導体基板等の基板2上 figure on the base plate which has the base plate or electroconductivity which constitutes of glass, a synthetic resin, etc., or the base plates 2, such as a semiconductor substrate.

However, when using the base plate and semiconductor substrate which have O 2やS i Nなどの絶縁膜を形 electroconductivity as a base plate 2, it formed SiO2 and SiN etc. insulation film upwards on these base plates 2, and forms TFT.

> TFT is what is called the TFT of the top gated mode by which 1st and 2nd TFT 30 and 40 provided the gate electrode on the active layer 3



り、能動層として多結晶シリコ ン(Poly-Silicon、以下、「p ー Si」と称する。) 膜を用いてい る。まず、スイッチング用のT FTである第1のTFT30に ついて説明する。基板2上にp - S i 膜からなる能動層を設 縁膜7を介して2つのゲート、 即ちゲート31とゲート32が 設けられており、第1のTFT 30はいわゆるダブルゲート構 造を有している。この各ゲート 31,32の直下の能動層には、 チャネル領域3、そのチャネル 領域3の両側に不純物を注入し た領域4、更にこの領域4より も不純物濃度が高いソース領域 5及びドレイン領域6を備えて いる。こうして第1のTFT3 0はいわゆるLDD (Lightly Doped Drain) 構造を有してい る。この第1のTFT30の全 面に層間絶縁膜8を設けた後、 ソース領域5及びドレイン領域 6に対応した位置のゲート絶縁 膜7及び層間絶縁膜8にコンタ クトホール9を設ける。そして Al等の金属をそのコンタクト ホール9に充填してソース領域 5とコンタクトしたソース電極 10、及びドレイン領域6とコ ンタクトしたドレイン電極11 を形成する。このドレイン電極 11は、第2のTFT40のゲ

It uses the polycrystalline-silicon (Poly-Silicon and the following call "p-Si") film as an active layer.

First, it demonstrates 1st TFT30 which is TFT for switching.

ついて説明する。基板2上にp It provides the active layer which is made up of a p-Si 膜からなる能動層を設 a p-Si film on a base plate 2, and two gates 31, け、この能動層上にはゲート絶 i.e., a gate, and gate 32 are provided through 核膜7を介して2つのゲート、 the gate insulation film 7 on this active layer, 1st TFT30 has what is called double gate structure. In an active layer directly under these gates 31 and 32, it has the channel region 3, region 4 in which the impurity was injected into both sides of the channel region 3, furthermore, the sauce region 5 where impurity concentration is higher 領域3の両側に不純物を注入し

In this way, 1st TFT30 has what is called LDD (Lightly Doped Drain) structure.

After providing an interlayer insulation film 8 in this 1st whole surface of TFT30, it provides a contact hole 9 in the gate insulation film 7 and the interlayer insulation film 8 of a position corresponding to the sauce region 5 and the drain region 6.

And it forms the sauce electrode 10 which filled the contact hole 9 with metals, such as AI, and contacted the sauce region 5, and the drain electrode 11 in contact with the drain region 6.

This drain electrode 11 is connected to 2nd gate 41 of TFT40.

Moreover, it provides a contact hole 12 in an interlayer insulation film 8, and forms the gate electrode 13 which connected gates 31 and 32 simultaneously with formation of the sauce electrode 10 and the drain electrode 11.

ート41に接続されている。ま The planarization insulation film 14 is formed on



10及びドレイン電極11の形 insulation film 8. 成と同時にゲート31,32を する。このゲート電極13、ソ ース電極10、ドレイン電極1 1及び層間絶縁膜8の上には、 いる。次に、有機EL素子の駆 動用のTFTである第2のTF T40について説明する。第1 のTFT40と同様に、基板2 にp-Siからなる能動層を設 け、この能動層には、ゲート4 1直下にチャネル領域3、その チャネル領域3の両側に不純物 を注入した領域4、更に領域4 域15及びドレイン領域16を 形成する。その上にはゲート絶 縁膜7を介してゲート41を設 ける。このように第2のTFT 40はいわゆるLDD構造を有 している。ソース領域15は第 成したゲート絶縁膜7及び層間 ール17を介して有機EL素子 されている。また、ドレイン電 constitutes

た、層間絶縁膜8にコンタクト this gate electrode 13, the sauce electrode 10, ホール12を設け、ソース電極 the drain electrode 11, and the interlayer

Next, it demonstrates 2nd TFT40 which is TFT 接続したゲート電極 1 3 を形成 for actuation of an organic EL device.

Region 4 which provided the active layer which becomes a base plate 2 from p-Si like 1st TFT40, and injected the impurity into the 平坦化絶縁膜14が形成されて channel region 3 and the both sides of that channel region 3 directly under gate 41 at this active layer, furthermore, it forms the sauce region 15 where impurity concentration is higher than region 4, and the drain region 16.

> On it, it provides gate 41 through the gate insulation film 7.

> Thus, 2nd TFT40 has what is called LDD structure.

The sauce region 15 is connected to anode 61 より不純物濃度の高いソース領 of an organic EL device 60 through the contact hole 17 provided in the gate insulation film 7 and the interlayer insulation film 8 which were formed simultaneously with 1st formation.

> Gate 41 is connected with 1st drain electrode 11 of TFT30.

1のTFT30形成と同時に形 Moreover, the drain electrode 16 is connected to the power source 50.

絶縁膜8に設けたコンタクトホ An organic EL device 60 is the general structure.

60の陽極61に接続されてい Anode 61 which constitutes of transparent る。ゲート41は第1のTFT electrodes, such as ITO (Indium Thin Oxide), 30のドレイン電極11と接続 the 1st hole transportation layer which of MTDATA (4, 極16は電源50に接続されて 4'-bis(3-methylphenylphenylamino) いる。有機EL素子60は、 - the 2nd hole transportation layer which is made 般的な構造であり、ITO up **TPD** of (4,4',



Т

lamino)biphenyl) から成る第1 ホール輸送層、TPD enylamino)triphenylanine) から なる第2ホール輸送層、キナク リドン(Quinacridone)誘導体 を含む B e b g 2 (10-ベンゾ

[h] キノリノールーベリリウ ム錯体)から成る発光層及びB e b q 2 から成る電子輸送層か らなる発光素子層63、マグネ る陰極62がこの順番で積層形 成された構造である。また有機 EL素子は、陽極から注入され た電子とが発光層の内部で再結 合し、発光層を形成する有機分 子を励起して励起子が生じる。 で発光層から光が放たれ、この 光が透明な陽極から透明絶縁基 板を介して外部へ放出されて発 光する。図2に、本発明の表示 装置の等価回路図を示し、図3 に各信号のタイミングチャート を示す。図2は、第1のTFT 機EL素子60からなる表示装 neighborhood are shown. 及び第 n + 1 行のゲート信号線

(Indium Thin Oxide) 等の透明 4"-tris(3-methylphenylphenylamino) 電極から成る陽極61、MTD triphenylanine), quinacridone (Quinacridone) A derivative

(4,4'-bis(3-methylphenylpheny It is the structure where the luminous-element layer 63 which is made up of an electron carrying layer which constitutes of the light (4,4',4"-tris(3-methylphenylph emitting layer which constitutes of included Bebq2 (10-[benzo h] quinolinol-beryllium complex), and Bebq2, and cathode 62 which constitutes of magnesium indium alloy were formed lamination in this turn.

Moreover, the hole implanted from the anode and the electron implanted from the cathode recombine an organic EL device inside a light emitting layer, it excites the organic molecule シウム・インジウム合金から成 which forms a light emitting layer, and an exciton arises.

A light is emitted from a light emitting layer in the process in which this exciton carries out a たホールと、陰極から注入され radiation deactivation, and from a transparent anode, this light is discharged to the exterior through a transparent insulation substrate, and emits light.

この励起子が放射失活する過程 The equivalent-circuit figure of the display device of this invention is shown in FIG. 2, the timing chart of each signal is shown in FIG. 3.

> FIG. 2 is the equivalent-circuit figure of the display device which is made up of 1st TFT30, 2nd TFT40, and an organic EL device 60.

The drain signal wire Dm of the gate-signal line Gn of the n-th line and the n+1st line, Gn+1, the 30、第2のTFT40及び有 m-th row, and the m+1st row and the Dm+1

置の等価回路図であり、第n行 In addition, it sets in FIG. 3, (a) is signal VG(n)1 supplied to 1st gate electrode of TFT of the n-th Gn, Gn+1と第m列及び第 line, (b) is the signal VG(n+1) 1 supplied to 1st



の、(b) は第n+1行の第1の n+1st line. m列のドレイン信号 VD の、 の、(e)は第n+1行の第2の G(n+1)2 のそれぞれのタイミン グチャートを示す。図2に示す ート信号線Gn, Gn+1と、 ドレイン信号を供給するドレイ ン信号線Dm,Dm+1との直 that, will be come by off. 交部付近に、上述の第1のTF T30、40及び有機EL素子 60とから成る表示画素1が形 成されている。第n行のゲート 信号線Gnに注目してみると、 図3(a)に示すようにゲート 信号線Gnに接続されたゲート 31, 32にゲート信号が供給 されると第1のTFT30が1 水平期間(1H)オン状態を保 ちその後オフになる。そのオン 状態になったとき図3(d)に から図3(c)に示すドレイン

m + 1 列のドレイン信号線 Degate electrode of TFT of the n+1st line, (c) is the m, Dm+1付近を示している。 drain signal VD of the m-th row, (d) is signal なお、図3において、(a)は第 VG(n)2 of 2nd gate electrode of TFT of the n-th n 行の第1のTFTのゲート電 line, (e) shows each timing chart of the signal 極に供給される信号 V G(n)1 VG(n+1) 2 of 2nd gate electrode of TFT of the

TFTのゲート電極に供給され As shown in FIG. 2, the display pixel 1 which る信号VG(n+1)1 の、(c) は第 constitutes of 1st above-mentioned TFT 30 and 40 and above-mentioned organic EL device 60 (d) は第n行の第2のTFT is formed near the orthogonal part of the のゲート電極の信号VG(n)2 gate-signal line Gn which supplies a gate signal, Gn+1, and the drain signal wire Dm TFTのゲート電極の信号V which supplies a drain signal and Dm+1.

If a gate signal is supplied to gates 31 and 32 connected to the gate-signal line Gn as shown 如く、ゲート信号を供給するゲ in FIG.3(a) when the gate-signal line Gn of the n-th line was observed, 1st TFT30 will maintain 1 horizontal period (1H) ON state, and, after

> When it goes into the ON state, the drain signal shown in FIG.3(c) from the drain signal wire Dm as shown in FIG.3(d) is supplied to a gate electrode 41 through the sauce electrode 34, and the electric potential of a gate electrode 41 turns into the electric potential and this electric potential of the drain signal wire Dm.

In this way, if an electric potential is supplied to a gate electrode 41, 2nd TFT40 will be in an ON state, the electric current which amounts to the electric-current value of a gate electrode 41 is supplied to anode 61 of an organic EL device 60 示すようにドレイン信号線Dm through the drain electrode 42 and the sauce electrode 43 from a power source 50.

信号がソース電極34を介して Then, an organic EL device 60 emits light.

ゲート電極41に供給されゲー Thus, a display device is formed by arranging ト電極41の電位がドレイン信 the comprised display pixel 1 on a base plate 2



号線Dmの電位と同電位にな at a form of matrix. 極42及びソース電極43を介 して有機EL素子60の陽極6 1に供給される。そうして有機 EL素子60が発光する。この ように構成された表示画素1が 基板 2 上にマトリクス状に配置 されることにより、表示装置が 形成される。以上のように、本 実施の形態では、第1のTFT 30がダブルゲート構造及びし DD構造とを併せて有するの で、第1のTFTのリーク電流 を抑制することができるため、 図3(c)に示すようにドレイ ン信号が1Hごとに変化するの に追従して、図3(d)の点線 で示す従来のようにゲート電極 41の電位が変化することな く、実線で示したように電位を 一定に保つことができる。同様 に、第n+1行のゲート信号線 Gn+1についても、図3(e) の実線で示すように、ゲート電 極41の電位を一定に保つこと ができる。即ち、発光する表示 画素に発光すべき電流を安定し て有機EL素子に供給すること ができる。なお言うまでもなく、 第1のTFTがダブルゲート構 improved reliability.

造のみを有する場合でもリーク

る。こうしてゲート電極41に As mentioned above, in this Embodiment, 1st 電位が供給されると第2のTF TFT30 has the double gate structure and the T40がオン状態となり、ゲー LDD structure collectively, depend.

ト電極41の電流値に相当する Since the leak electric current of1st TFT can be 電流が電源 5 0 からドレイン電 controlled, it follows the change of a drain signal for every H as shown in FIG.3(c), without the electric potential of a gate electrode 41 being changed as with the past which is shown by the dotted line in FIG.3(d), as the continuous line showed, it can keep an electric potential constant.

> Similarly, also about gate-signal line Gn+1 of the n+1st line, as the continuous line of FIG.3(e) shows, it can keep the electric potential of a gate electrode 41 constant.

> That is, it can supply with stability the electric current which should emit light to the display pixel which emits light to an organic EL device. In addition, needless to say, even when 1st TFT has only the double gate structure, it can control a leak electric current.

> Moreover, 2nd TFT40 has the LDD structure, depend.

> It can relieve concentration of electrical-field density which it generates at the channel end

> That is, even if it maintains the electric potential of one-frame period regularity to a gate electrode 41 like FIG.3(d), it supplies an electric current and it lets an organic EL device 60 emit light, it can prevent that TFT degrades.

> Therefore, while being able to obtain the stable display, it can provide the display device with

> In addition, in this Embodiment, 1st and 2nd



電流を抑制することができる。 D構造を有しているので、チャー 集中を緩和できる。即ち、図3 (d) のようにゲート電極41 に1フレーム期間一定の電位を 保持し電流を供給して有機EL 素子60を発光させてもTFT が劣化することを防止できる。 従って、安定した表示を得るこ とができるとともに信頼性の向 上した表示装置を提供すること ができる。なお、本実施の形態 においては、第1及び第2のT FT30, 40ともに、ゲート 電極を能動層3の上に設けたい わゆるトップゲート型のTFT について説明したが、ゲート電 極が能動層の下にあるいわゆる ボトムゲート型TFTでも良 い。また、能動層として多結晶 シリコン膜を用いたが、微結晶 シリコン膜又は非晶質シリコン を用いても良い。

TFT 30 and 40 demonstrated what is called the また、第2のTFT40がLD TFT of the top gated mode which provided the gate electrode on the active layer 3.

ネル端部に発生する電界密度の However, it is possible also at what is called bottom-gate type TFT that has a gate electrode under an active layer.

> Moreover, it used the polycrystalline-silicon film as an active layer.

> However, it is sufficient to use a fine-crystal silicon film or amorphous silicon.

【発明の効果】

るものであるので、第1のTF 一定に保つことができ、発光す る表示画素が発光すべき輝度で 発光する表示装置を得ることが

FADVANTAGE OF THE INVENTION

本発明の表示装置は、第1のT As for the display device of this invention, 1st FTはダブルゲート構造を有す TFT has the double gate structure, depend.

It can control 1st leak electric current of TFT, Tのリーク電流を抑制して第2 can keep constant the electric potential of 2nd のTFTのゲート電極の電位を gate electrode of TFT, and can obtain the display device which emits light by the brightness in which the display pixel which emits light should emit light.

できる。また、LDD構造を有 Moreover, it has TFT which has the LDD



するTFTを備えているので、 せることができる。

structure, depend.

リーク電流を抑制することがで While being able to control a leak electric きるとともに、チャネル端部に current, it can relieve electrical-field density in a おける電界密度を緩和できTF channel end part, can prevent degradation of Tの劣化を防ぎ信頼性を向上さ TFT, and can make reliability improve.

【図面の簡単な説明】

[BRIEF DESCRIPTION OF THE DRAWINGS]

【図1】

る。

[FIG. 1]

本発明の表示装置の断面図であ It is sectional drawing of the display device of this invention.

【図2】

である。

[FIG. 2]

本発明の表示装置の等価回路図 It is the equivalent-circuit figure of the display device of this invention.

【図3】

本発明の表示装置の各信号のタ イミングチャートである。

[FIG. 3]

It is the timing chart of each signal of the display device of this invention.

【図4】

ある。

[FIG. 4]

従来の表示装置の等価回路図で It is the equivalent-circuit figure of the display device of the past.

【図5】

ミングチャートである。

[FIG. 5]

従来の表示装置の各信号のタイ It is the timing chart of each signal of the display device of the past.

IDESCRIPTION OF SYMBOLS

【符号の説明】

		-	_
1	表示画素	1	Display pixel
31, 32, 41	ゲート	31, 32, 41	Gate
3 0	第1のT	30	1st TFT
FT			




4 0	第2のT	40
FT		50
5 0	電源	60
6 0	有機EL	
素子		

2nd TFT Power source Organic EL device

【図3】

[FIG. 3]



1フレーム: 1 frame


VG(n)1, VG(n+1)1, VG(n+1)2: Signal

VD: Drain signal

VG(n)2: Electric-potential 1H: 1 horizontal period

【図1】

[FIG. 1]







- 1: Display pixel
- 2: Base plate
- 3: Channel region
- 4: Region 4 which injected the impurity into the channel region
- 5: Sauce region
- 6: Drain region
- 7: Gate insulation film
- 8: Interlayer insulation film
- 9: Contact hole
- 10: Sauce electrode
- 11: Drain electrode
- 12: Contact hole
- 13: Gate electrode
- 14: Planarization insulation film
- 15: Sauce region
- 16: Drain region
- 17: Contact hole
- 30: 1st TFT
- 31: Gate
- 32: Gate
- 40: 2nd TFT
- 41: Gate
- 50: Power source
- 60: Organic EL device
- 61: Anode
- 62: Cathode
- 63: Luminous-element layer


【図2】

[FIG. 2]





- 1: Display pixel
- 30: 1st TFT
- 31: Gate
- 32: Gate
- 33: (Not specified)
- 34: Sauce electrode
- 40: 2nd TFT
- 41: Gate
- 42: Drain electrode
- 43: Sauce electrode
- 50: Power source
- 60: Organic EL device
- 61: Anode
- 62: Cathode
- 63: Luminous-element layer
- 64: (Not specified)
- Dm, Dm+1: Drain signal wire



Gn, Gn+1: Gate-signal line


VG(n)1, VG(n+1)1, VG(n+1)2: Signal

VD: Drain signal

VG(n)2: Electric-potential

【図4】

[FIG. 4]



1: Display pixel

130: 1st TFT

131: Gate electrode

132: Drain electrode


133: Sauce electrode

140: 2nd TFT

141: Gate electrode

142: Sauce electrode

143: Drain electrode



150: Power source

160: Organic EL device

161: Anode

162: Cathode

163: Luminous-element layer

164: Common electrode

Dm, Dm+1: Drain signal wire


Gn, Gn+1: Gate-signal line VG(n)1, VG(n+1)1, VG(n+1)2: Signal

VD: Drain signal

VG(n)2: Electric-potential

【図5】

[FIG. 5]



1フレーム: 1 frame

VG(n)1, VG(n+1)1, VG(n+1)2: Signal

VD: Drain signal

VG(n)2: Electric-potential

1H: 1 horizontal period



THOMSON SCIENTIFIC TERMS AND CONDITIONS

Thomson Scientific Ltd shall not in any circumstances be liable or responsible for the completeness or accuracy of any Thomson Scientific translation and will not be liable for any direct, indirect, consequential or economic loss or loss of profit resulting directly or indirectly from the use of any translation by any customer.

Thomson Scientific Ltd. is part of The Thomson Corporation

Please visit our website:

"www.THOMSONDERWENT.COM" (English)

"www.thomsonscientific.jp" (Japanese)